Apie būsimus EPYC procesorius, turinčius „Rome“ kodinį pavadinimą, atsiranda vis naujos informacijos. Pirmasis kelių lustų idėją EPYC procesoriuose iškėlė „AdoredTV“ kanalas, o dabar ši tema toliau gvildenama „Twitter“ pranešime, kurį parašė buvęs inžinierius.

Dabartiniai EPYC procesoriai gali kentėti nuo blogo atminties pasiekiamumo, kas tam tikrose scenarijuose priveda prie spartos praradimo. Duomenų pralaidumas serveriuose labai svarbu, tad AMD galimai keičia savo dizainą į kelių lustų. Iš tikro jų būtų net 9: 8 lustai būtų procesoriaus branduoliai, o devintas viską jungiantis sistemos kontrolerio lustas. Branduolių lustuose būtų po 8 branduolius. Šie lustai turėtų išjungtą šiaurinį tiltą, kurio pagalba pasiekiama atmintis. Vietoj to atminties operacijas vykdytų sisteminis kontroleris, kuris galėtų būti jungiamas prie 8 kanalų iki 2 TB ECC atminties. Sistemos kontroleris dar turėtų 96 PCIe 4.0 linijas, tai leistų pajungti 6 vaizdo plokštes naudojant x16 pralaidumą arba 12 vaizdo plokščių naudojant x8 pralaidumą. Šiame sistemos kontroleryje būtų ir pietinis tiltas su SATA, USB ir kitomis I/O jungtimis. Norint pagerinti pietinio tilto funkcionalumą galėtų būti naudojamas ir atskiras išorinis lustas.

Visi šie lustai būtų pasodinami ant silicio pagrindo, panašiai kaip daroma su „Vega“ vaizdo plokštėmis ir HBM atmintimi.

Reikia suprasti, kad informacija nėra oficiali, bet iš kelių šaltinių girdint panašius gandus galima jais ir patikėti.

Categories: Hardware / Geležis

Parašykite komentarą

El. pašto adresas nebus skelbiamas. Būtini laukeliai pažymėti *